Strumenti Utente

Strumenti Sito


ssis:architettura

Architettura degli elaboratori

Docente: Marco Aldinucci

Materiale didattico

Estratti del libro: D. A. Patterson, J. H. Hennessy, Struttura, organizzazione e progetto dei calcolatori. Jackson Libri, 1999 (edizione italiana).

Capitolo Descrizione Ultimo aggiornamento
1 Tecnologia informatica e livelli di astrazione 13/03/2007
2 Il ruolo delle prestazioni 13/03/2007
3 Le istruzioni: il linguaggio dei calcolatori 13/03/2007
7 Capacità e velocità: sfruttare la gerarchia delle memorie 13/03/2007

Il testo è coperto da copyright. Un estratto di questo materiale didattico è disponibile per gli utenti abilitati al seguente link: Estratti del libro

Guida alla consultazione del materiale didattico

I capitoli 1, 2, 3, e 7 del libro coprono abbondantemente tutti gli argomenti presentati a lezione. Il capitolo 1 (introduttivo) merita una lettura approfondita. I capitoli 2, 3 e 7 presentano gli argomenti con un dettaglio maggiore rispetto a quanto visto a lezione. Se ne consiglia la lettura, eventualmente procedendo velocemente nelle parti meno descrittive (che trattano aspetti quantitativi).

Programma del corso

  • Livelli di astrazione, organizzazione verticale ed orizzontale dei sistemi di elaborazione. Compilatori ed interpreti (2 ore)
  • Reti combinatorie e sequenziali: cenni (4 ore)
  • Unità di elaborazione, firmware, sincronizzazione fra unità: cenni (6 ore)
  • Assembler, classi di istruzioni, modi di indirizzamento, RISC e CISC (8 ore)
  • Architettura dell’elaboratore general-purpose: CPU, memoria. I/O (4 ore)
  • Gerarchie di memoria e memorie cache (6 ore)
  • Processori superscalari e SMP: cenni (2 ore)

Sommario lezioni ed esercitazioni

  1. Seminario 1 (13/03/2007): Introduzione al corso e metodo didattico (2.5 ore)
  2. Seminario 2 (15/03/2007): (5 ore)
    • Organizzazione gerarchica dei sistemi di calcolo: HW, FW, OS, APPS
    • Compilatori ed interpreti
    • Il calcolatore Von Neumann o a programma memorizzato
    • Sistema di elaborazione come insieme di unità
    • Rappresentazione in base b e albegra di Boole
  3. Seminario 3 (22/03/2007): Reti combinatorie e sequenziali(5 ore)
    • Funzioni e reti Combinatorie, sintesi e ritardi delle reti combinatorie
    • Reti Sequenziali sincrone
    • Macchine di Mealy e Moore
    • Modello di unità di elaborazione: PO e PC
  4. Seminario 4 (29/03/2007): Unità di elaborazione (5 ore)
    • Interprete HW di specifiche FW: TS e PS
    • Metodologia di progettazione di PO e PC
    • Semplici esempi di Unità
  5. Seminario 5 (03/04/2007): Architettura del calcolatore (5 ore)
    • Sincronizzazione fra unità
    • Architettura del calcolatore general-purpose come insieme di unità
    • Memorie
  6. Seminario 6 (06/04/2007): Il linguaggio Assembler 1 (2.5 ore)
    • Linguaggio Assembler
    • Modi di indirizzamento
  7. Seminario 7 (12/04/2007): Il linguaggio Assembler 2 (5 ore)
    • Classifficazione delle istruzioni
    • RISC e CISC
    • Compilazione di un semplice linguaggio imperativo in assembler
    • Funzioni: Il passaggio di parametri via registro e via memoria
  8. Seminario 8 (19/04/2007): Le gerarchie di memoria (5 ore)
    • Obiettivi, livelli
    • Blocchi, pagine
    • Località
    • Prestazioni
    • Indirizzamento e traduzione degli indirizzi
ssis/architettura.txt · Ultima modifica: 04/05/2007 alle 17:44 (11 anni fa) da Marco Aldinucci