ssis:architettura
Differenze
Queste sono le differenze tra la revisione selezionata e la versione attuale della pagina.
| Entrambe le parti precedenti la revisioneRevisione precedenteProssima revisione | Revisione precedente | ||
| ssis:architettura [15/03/2007 alle 18:20 (19 anni fa)] – Marco Aldinucci | ssis:architettura [04/05/2007 alle 17:44 (19 anni fa)] (versione attuale) – Marco Aldinucci | ||
|---|---|---|---|
| Linea 2: | Linea 2: | ||
| Docente: [[http:// | Docente: [[http:// | ||
| - | |||
| - | |||
| - | ====== Sommario lezioni ed esercitazioni ====== | ||
| - | |||
| - | - Seminario 1 (20/ | ||
| - | * Organizzazione gerarchica dei sistemi di calcolo: HW, FW, OS, APPS | ||
| - | * Compilatori ed interpreti | ||
| - | - Seminario 2 (21/ | ||
| - | * componenti principali: CPU, MEMORIE, I/O | ||
| - | * indirizzi logici e fisici | ||
| - | * Cenni storici e tecnologici: | ||
| - | - Seminario 3: Il linguaggio assembler e macchina | ||
| - | * il linguaggio assembler | ||
| - | * interprete del linguaggio assembler: ciclo di fetch-execute, | ||
| - | * interruzioni ed eccezioni | ||
| - | - Seminario 4: Prestazioni di un sistema di calcolo | ||
| - | * performance e benchmarking | ||
| - | * limitazioni delle architetture convenzionali | ||
| - | * cenni sui calcolatori moderni (pipeline, superscalari, | ||
| - | - Seminario 5: Gerarchie di memoria | ||
| - | * principio di località | ||
| - | * caches | ||
| ====== Materiale didattico ====== | ====== Materiale didattico ====== | ||
| Linea 29: | Linea 7: | ||
| **Estratti del libro:** D. A. Patterson, J. H. Hennessy, Struttura, organizzazione e progetto dei calcolatori. Jackson Libri, 1999 (edizione italiana). | **Estratti del libro:** D. A. Patterson, J. H. Hennessy, Struttura, organizzazione e progetto dei calcolatori. Jackson Libri, 1999 (edizione italiana). | ||
| - | ^ Capitolo | + | ^ Capitolo |
| - | | 1 |Tecnologia informatica e livelli di astrazione | + | | 1 |Tecnologia informatica e livelli di astrazione |
| - | | 2 |Il ruolo delle prestazioni | + | | 2 |Il ruolo delle prestazioni | 13/ |
| - | | 3 |Le istruzioni: il linguaggio dei calcolatori | + | | 3 |Le istruzioni: il linguaggio dei calcolatori | 13/03/2007 | |
| - | | | + | | |
| + | |||
| + | Il testo è coperto da copyright. Un estratto di questo materiale didattico è disponibile per gli utenti abilitati al seguente link: [[http://calvados.di.unipi.it/ | ||
| ====== Guida alla consultazione del materiale didattico ====== | ====== Guida alla consultazione del materiale didattico ====== | ||
| I capitoli 1, 2, 3, e 7 del libro coprono abbondantemente tutti gli argomenti presentati a lezione. Il capitolo 1 (introduttivo) merita una lettura approfondita. I capitoli 2, 3 e 7 presentano gli argomenti con un dettaglio maggiore rispetto a quanto visto a lezione. Se ne consiglia la lettura, eventualmente procedendo velocemente nelle parti meno descrittive (che trattano aspetti quantitativi). | I capitoli 1, 2, 3, e 7 del libro coprono abbondantemente tutti gli argomenti presentati a lezione. Il capitolo 1 (introduttivo) merita una lettura approfondita. I capitoli 2, 3 e 7 presentano gli argomenti con un dettaglio maggiore rispetto a quanto visto a lezione. Se ne consiglia la lettura, eventualmente procedendo velocemente nelle parti meno descrittive (che trattano aspetti quantitativi). | ||
| + | |||
| + | ====== Programma del corso ====== | ||
| + | |||
| + | * Livelli di astrazione, organizzazione verticale ed orizzontale dei sistemi di elaborazione. Compilatori ed interpreti (2 ore) | ||
| + | * Reti combinatorie e sequenziali: | ||
| + | * Unità di elaborazione, | ||
| + | * Assembler, classi di istruzioni, modi di indirizzamento, | ||
| + | * Architettura dell’elaboratore general-purpose: | ||
| + | * Gerarchie di memoria e memorie cache (6 ore) | ||
| + | * Processori superscalari e SMP: cenni (2 ore) | ||
| + | |||
| + | ====== Sommario lezioni ed esercitazioni ====== | ||
| + | |||
| + | - Seminario 1 (13/ | ||
| + | - Seminario 2 (15/ | ||
| + | * Organizzazione gerarchica dei sistemi di calcolo: HW, FW, OS, APPS | ||
| + | * Compilatori ed interpreti | ||
| + | * Il calcolatore Von Neumann o a programma memorizzato | ||
| + | * Sistema di elaborazione come insieme di unità | ||
| + | * Rappresentazione in base b e albegra di Boole | ||
| + | - Seminario 3 (22/ | ||
| + | * Funzioni e reti Combinatorie, | ||
| + | * Reti Sequenziali sincrone | ||
| + | * Macchine di Mealy e Moore | ||
| + | * Modello di unità di elaborazione: | ||
| + | - Seminario 4 (29/ | ||
| + | * Interprete HW di specifiche FW: TS e PS | ||
| + | * Metodologia di progettazione di PO e PC | ||
| + | * Semplici esempi di Unità | ||
| + | - Seminario 5 (03/ | ||
| + | * Sincronizzazione fra unità | ||
| + | * Architettura del calcolatore general-purpose come insieme di unità | ||
| + | * Memorie | ||
| + | - Seminario 6 (06/ | ||
| + | * Linguaggio Assembler | ||
| + | * Modi di indirizzamento | ||
| + | - Seminario 7 (12/ | ||
| + | * Classifficazione delle istruzioni | ||
| + | * RISC e CISC | ||
| + | * Compilazione di un semplice linguaggio imperativo in assembler | ||
| + | * Funzioni: Il passaggio di parametri via registro e via memoria | ||
| + | - Seminario 8 (19/ | ||
| + | * Obiettivi, livelli | ||
| + | * Blocchi, pagine | ||
| + | * Località | ||
| + | * Prestazioni | ||
| + | * Indirizzamento e traduzione degli indirizzi | ||
ssis/architettura.1173982827.txt.gz · Ultima modifica: 27/06/2007 alle 12:16 (19 anni fa) (modifica esterna)