informatica:ae:progetti-verilog-1617
Differenze
Queste sono le differenze tra la revisione selezionata e la versione attuale della pagina.
| Entrambe le parti precedenti la revisioneRevisione precedenteProssima revisione | Revisione precedente | ||
| informatica:ae:progetti-verilog-1617 [27/04/2017 alle 13:47 (9 anni fa)] – [Assegnamento progetti] Marco Danelutto | informatica:ae:progetti-verilog-1617 [17/10/2017 alle 17:03 (8 anni fa)] (versione attuale) – [Assegnamento progetti] Marco Danelutto | ||
|---|---|---|---|
| Linea 54: | Linea 54: | ||
| | Antonio Lepore | STACK | Assegnato | | | Antonio Lepore | STACK | Assegnato | | ||
| | Lorenzo Pennoni | COPROCESSORE VETTORIALE | Assegnato | | | Lorenzo Pennoni | COPROCESSORE VETTORIALE | Assegnato | | ||
| - | | Andrea Cosci | Arbitro | + | | Andrea Cosci | STACK | Assegnato | |
| + | | Alessandro Di Giorgio | COPROCESSORE VETTORIALE | Assegnato | | ||
| + | | Andrea Tosti | MMU | Assegnato | ||
informatica/ae/progetti-verilog-1617.1493300859.txt.gz · Ultima modifica: 27/04/2017 alle 13:47 (9 anni fa) da Marco Danelutto