

ESERCIZIO 1

Interfaccia verso U_1 :

IND ₁	(ingresso 10 bit)	} separatori a transizione di livello
VAL ₁	(ingresso 32 bit)	
RDY ₁	ingresso	
ACK ₁	uscita	

verso U_2 :

IND ₂	(ingresso 10 bit)	OP = 0 (logg. IND)
OP ₂	(ingresso 1 bit)	OP = 1 (cittore M)
RDY ₂	ingresso	} separatori a transizione di livello
ACK ₂	uscita	
VAL ₂	(uscita 32 bit)	

Ø. // inizializzazione della memoria

$1 \rightarrow I, \emptyset \rightarrow M[\emptyset], 1$

1. ($I_0 = \emptyset$) $\emptyset \rightarrow M[I], I+1 \rightarrow I, 1$
 (= 1) mop, 2

2. ($RDY_1, RDY_2, OP = \emptyset\emptyset -$) mop, 2 // *memoria richiesta*
 (= 10 -) $VAL_1 \rightarrow M[IND_1]$, reset RDY_2 , set $ACK_1, 2$ // op da U_1
 (= -10) $M[IND_2] \rightarrow VAL_2$, reset RDY_2 , set $ACK_2, 2$ // op Read da U_2
 (= -11) $1 \rightarrow I, \emptyset \rightarrow M[\emptyset], 3$ // op zero da U_2

3. ($I_0 = \emptyset$) $\emptyset \rightarrow M[I], I+1 \rightarrow I, 3$
 (= 1) reset RDY_2 , set $ACK_2, 2$

osservazione: le 1 e le 3 sono simili
 \Rightarrow distinguere il caso con
 un di controllo settato in \emptyset .





Ø. $1 \rightarrow I, \emptyset \rightarrow M[\emptyset], 1 \rightarrow C, 1$

1. ($I_0, C = \emptyset -$) $\emptyset \rightarrow M[I], I+1 \rightarrow I, 1$
 (= 11) $\emptyset \rightarrow C, 2$
 (= 10) reset RDY_2 , set $ACK_2, 2$


2. ($RDY_1, RDY_2, OP = \emptyset\emptyset -$) mop, 2 // *memoria richiesta*
 (= 10 -) $VAL_1 \rightarrow M[IND_1]$, reset RDY_2 , set $ACK_1, 2$ // op da U_1
 (= -10) $M[IND_2] \rightarrow VAL_2$, reset RDY_2 , set $ACK_2, 2$ // op Read da U_2
 (= -11) $1 \rightarrow I, \emptyset \rightarrow M[\emptyset], 1$ // op zero da U_2

la 1 e le 2 potrebbero essere "unite" notando che nel caso (=11) della 1 si potrebbe direttamente cominciare a considerare le richieste di operazione da U_1 o U_2 .

Classi di registri



Risorse di calcolo



+ tutti gli indicatori e
transizione di livello

Variabili di condizionamento

I_0 C OP RDY₁ RDY₂ (tutti registri T_{WPO} = ∅)

Registri di stato dello PC

2 bit (3 μ-istruzioni)

Variabili di controllo

α_{K_I} α_{K_C} α_{K_M} α_{K_1}

β_I β_C β_M β_{VAL_2} β_{RDY_1} β_{RDY_2} β_{ACK_1} β_{ACK_2}

PC

livello AND (5 v.c. + 2 bit stato = 7 ingressi ⇒ 1 tp)

livello OR (8 fasori ⇒ 1 tp)

$$T_{OPC} = T_{WPC} = 2 t_p$$

$$T_{WPO} = \emptyset t_p$$


$$T_{OPC} = \max \{ t_a + t_k,$$

$$t_{alu} + t_k \} =$$

$$= t_k + \max \{ t_a, t_{alu} \}$$

(non specificato ma presumibilmente:

$$t_a > t_{alu} (**))$$



Dunque

$$\begin{aligned} T &= T_{\text{wp}} + \max \left\{ T_{\text{PC}}, T_{\text{wPC}} + T_{\text{OTD}} \right\} + S = \\ &= \emptyset + \max \left\{ 2t_p, 2t_p + t_k + t_a \right\} + t_p = \\ &\quad \uparrow \\ &\quad 2t_p \\ &\quad \text{per questo numero di uscite} \\ &= 5t_p + t_a \end{aligned}$$

Tempo medio di elaborazione (non considero i ritardo, perché avviene solo la prima volta con un costo pari a $(1+1k)Z$)

$$75\% = \frac{3}{4} \quad 20\% = \frac{1}{5} \quad 5\% = \frac{1}{20}$$

$$\begin{aligned} T &= \frac{3}{4} (\tau) + \frac{1}{5} (\tau) + \frac{1}{20} (1+1k)Z = \\ &= \frac{15\tau + 4\tau + 1+1k}{20} \tau = \left(\frac{1k+20}{20} \right) \tau = \frac{1k}{20} \tau + \tau = \\ &\approx 51\tau + \tau = 52\tau \end{aligned}$$

$$B = \frac{1}{T} = \frac{1}{52\tau} = \frac{1}{52(5t_p + t_a)}$$

ESERCIZIO 2

Il programma legge sequenzialmente il vettore $z[]$ e scrive sequenzialmente il vettore $x[]$. Il vettore $y[]$ è acceduto in modo random.

Il codice è acceduto di nome sequenzialmente. In questo caso avremo una decina di istruzioni x il codice del for + le istruzioni + le frasi F

Dunque

	codice	risorse
codice	✓	✓
x	✓	
SD		✓
N	✓	

Il working set sarà dunque fondato dal codice, da 1 pagina di x e 1 di z e da tutto y .

fault : pochi fault per il codice (una x il for) e $4 \times 6 \cdot F$

$1K/16$ per z

\emptyset per x (solo scrittura)

$128/16$ per y

Le differenze fra i due sistemi riguardano solo la cache L1 che non pone particolari problemi né di capacità né di indottrinamento (è facile verificare che la compilazione del codice del for seguito immediatamente dalla compilazione del codice di F genera accessi in insiemi distinti).

Dunque in entrambi i casi il degrado delle prestazioni sarà pari a

fault $\times T_{transf}$

$$(64 + \emptyset + 8 + 5) \times 2 \cdot 16 \cdot T = 77 \cdot 2 \cdot 16 \cdot T$$

Per ridurre complessivamente il numero dei fault relativi al codice, compilano.


```

0 CLEAR Ri
1 loop: LOAD Rbasez, Ri, Rzi
2 MOD Rzi, #128, Riy
3 LOAD Rbasey, Riy, Ryi
4 CAL RF, Rret
5 ADD Rris, Ryi, Rxi
6 STORE Rbasex, Ri, Rxi
7 inc Ri
8 IF< Ri, RN, loop
9 END
    
```

R_{zi} registro per parametro in ingresso di F

R_{ris} registro x parametro in uscita di F

Formato MOD




dueque sufficiente a contenere $2^7 = 128$

9 istruzioni + 60 dello F in totale

69 istruzioni

posso essere contenuti nello stesso pagina (VM, normalmente da 4K)

x cache set associativo e indirizzamento diretto ($\sigma = 16$)



assoc. su insieme: 1K insiem
diretto 8K insiem

69 istruzioni \Rightarrow offset di pagina non nullo x 7 bit



Se vogliamo valutare anche il degrado delle prestazioni legati al processore pipeline, cerchiamo le dip nel codice:

loop: LOAD Rbasez, Ri, Rzi
 MOD Rzi, #128, Riy } EU-UU
 LOAD Rbasey, Rij, Ryi }
 CALL Rf, Rret
 ADD Rris, Ryi, Rxi } EU-UU
 STORE Rbasex, Ri, Rxi }
 INC Ri } EU-UU
 IF< Ri, RN, loop }
 END

	1	2	3	4	5	6	7	8	9	10	11
L	N	L							C	X	F
L	M	L							L	C	X
	L								L		
		L	M							L	
				M	M	M	M				

	12	13	14	15	16	17	18	19	20
A	S	I		R		F	L		
A	S	S	I	R		F	X	L	
			S					L	
A				I					L

$$T_s = \frac{19 + 60t}{8 + 60}$$



degrado delle prestazioni solo solo parte del codice "nota" ammendo che il codice della funzione non ottimizzato

poni e $\frac{10t}{8 + 60t}$

