

# Architettura degli elaboratori – A.A. 2016-17

## Terzo appello—12 giugno 2017

Riportare nome, cognome, numero di matricola e corso di appartenenza in alto a destra su tutti i fogli consegnati.

I risultati saranno pubblicati via web appena disponibili

### Domanda 1

Si consideri un programma che, dati  $N$  vettori  $V_1, \dots, V_N$  ciascuno di valori in virgola mobile e di  $N$  posizioni, calcola un vettore  $\text{Max}$  di  $N$  posizioni la cui  $i$ -esima posizione è la somma dei massimi dei vettori  $V_1, \dots, V_i$ . Gli indirizzi di partenza dei vettori  $V_1, \dots, V_N$  sono contenuti in un vettore  $\text{IND}$  di  $N$  posizioni. Lo pseudo codice potrebbe essere:

```
float runmax=0;
for(int v=0; v<N; v++) {
    float max = (IND[v])[0];
    for(int i=1; i<N; i++)
        if (max < (IND[v])[i]) (max=IND[v])[i];
    runmax += max;
    res[v] = runmax;
}
```

Si fornisca il codice D-RISC del programma e quindi, assumendo di lavorare in un sistema con gerarchia di memoria a 2 livelli (cache set associativa a 2 vie,  $\sigma=8$ , 1K insieme, on chip, memoria principale interallacciata con 4 moduli da 1M parole ciascuna,  $\tau_M = 50\tau$ , off chip,  $t_{tr}=4\tau$ ):

- se ne valutino le prestazioni su un'architettura D-RISC pipeline con unità  $\text{EU}_{\text{slave}}$  che calcola somma e sottrazione tra numeri in virgola mobile in  $2t$
- se ne fornisca il working set e il numero di fault di cache
- si ottimizzi il codice prodotto, stimando il guadagno ottenuto in termini di tempo di servizio

### Domanda 2

Si consideri un sistema costituito da una unità firmware  $U$  connessa ad una gerarchia di memoria simile a quella dell'esercizio precedente.  $U$  riceve in ingresso messaggi  $(\text{IND}, \text{DIM})$ , dove  $\text{IND}$  è un indirizzo di memoria, e  $\text{DIM}$  è un intero positivo, e restituisce in uscita alla stessa unità che ha inviato la richiesta il numero degli elementi dell'array avente indirizzo base  $\text{IND}$  e dimensione  $\text{DIM}$  che hanno la proprietà di essere dispari.

Si dettagliano le interfacce dell'unità  $U$  e se ne fornisca il tempo medio di elaborazione in funzione di  $t_p$ , ritardo di una porta logica con al più 8 ingressi.