

## Traccia di soluzione

La correzione viene data in forma estremamente schematica. Per le consuete spiegazioni, si vedano le soluzioni delle Esercitazioni di Verifica Intermedia e degli appelli precedenti.

### Domanda 1

Nella scrittura del microprogramma si è privilegiata la minimizzazione del numero di cicli di clock, utilizzando anche variabili di condizionamento complesse e anticipando la prima richiesta di lettura nella microistruzione iniziale.

Le interfacce verso le unità destinate devono essere implementate in modo parametrico, indicando i registri OUT, RDYOUT e ACKOUT mediante IDDEST.

$\phi$ . ( $RDYIN = \emptyset$ ) nopl,  $\phi$ ;

(=1) reset  $RDYIN$ , set  $ACKIN$ ,

diecizeri  $\circ$   $IDVETT \rightarrow VETT$ ,  $IDDEST \rightarrow D$ ,  $VAL \rightarrow X$ ,

$\emptyset \rightarrow I$ ,  $\emptyset \rightarrow C$ ,

dieuizeri  $\circ$   $IDVETT \rightarrow IND$ ,  $read \rightarrow OP$ , set  $RDYOUTC$ , 1

1. ( $I, RDYINC$ , seguo  $(DATAIN - X)$ ,  $ACKOUT[D] = 00--$ ) nopl, 1;

(=010-) reset  $RDYINC$ ,  $I+1 \rightarrow I$ ,  $VETT+1 \rightarrow VETT$ ,

$VETT+1 \rightarrow IND$ ,  $read \rightarrow OP$ , set  $RDYOUTC$ , 1;

(=011-) reset  $RDYINC$ ,  $I+1 \rightarrow I$ ,  $C+1 \rightarrow C$ ,  
 $VETT \rightarrow IND$ ,  $write \rightarrow OP$ , set  $RDYOUTC$ , 2;

(=1--0) nopl, 1;

(=1--1) reset  $ACKOUT[D]$ , set  $RDYOUT[D]$ ,  $C \rightarrow OUT[D]$ ,  $\emptyset$ .

2. ( $RDYINC = \emptyset$ ) nopl, 2;

(=1) reset  $RDYINC$ ,  $VETT+1 \rightarrow VETT$ ,

$VETT+1 \rightarrow IND$ ,  $read \rightarrow OP$ , set  $RDYOUTC$ , 1

Nella connessione ↑

la dichiara " diecizeri  $\circ$   $IDVETT$ "


dove essere intesa come

$IDVETT$	$oooooooooooo$
----------	----------------

↑ dell'indirizzo  
porta meno significativa

Commenti:

- 1) "decizeri" = costante di deci "0"
- 2) interfaccia verso C: tipo processore
- 3) interfaccia parametrica verso  $\{\alpha_0, \dots, \alpha_{127}\}$ :




La valutazione del tempo medio di elaborazione è esposta nel seguito.

## Tempo medio di elaborazione:

$$T = T_{id} + T_{wait}$$

Grafo di stato:



$$T_{id} \approx (1-p)N(\tau + t_c) + pN 2(\tau + t_c)$$

$$p = \text{prob (componente < VAL)}, N = 1K$$

$$t_c = \text{tempo accesso cache diretta} = \tau$$

$$T_{id} \approx 2(1+p)N\tau$$

## Ciclo di clock.

$$T_{wp_0} = T_{ALU} = 5t_p \quad x = \text{segno (DATAIN - x)}$$

$$T_{wp_C} = T_{SPC} = 2t_p \quad \begin{matrix} \text{max. num. signific} \\ \text{and } = 7 \\ \text{or } = 8 \end{matrix}$$

$T_{top_0}$ : ALU contiene 3 ALU, di cui una per segno (DATAIN - x) e una per incrementare VETT oppure C, una per I+1:

$$T_{top_0} = T_{ALU} + 2T_K = 9t_p$$

$$\tau = 5t_p + 2t_p + 9t_p + t_p = 17t_p$$

$$T_{id} \approx 2(1+p)N\tau = 34(1+p)Nt_p$$

$$T_{fault} = N_{fault} * T_{traff}$$

$N_{fault} = \frac{N}{8} = \frac{N}{8}$  una rete letta in blocco,  
le scritture avvengono nello stesso blocco

$$T_{traff} = T_H + 2T_{tr} + 5C = 48C$$

$$T_{fault} = 6NC$$

$$T = T_{id} + T_{fault} = 34(4+p)NC$$

Le scritture con il metodo Write-Through non ritardano l'elaborazione, in quanto la memoria interallocata ha una banda

$$B_M = \frac{B}{T_H} = \frac{0,4}{C}$$

moltò maggiore della massima banda di richieste da parte di C.


### Domanda 2

a) Di seguito sono riportati:

1. lo schema a processi comunicanti;
2. il codice del processo U in Lc;
3. lo schema della Memoria Virtuale di U, indicando gli indirizzi logici e registri generali di interesse;
4. la compilazione di U.

Grafo dei processi

comunicanti:



Schema del processo  $U$  su  $\mathcal{L}_c$ :

$U :: \underline{\text{channelin}} \text{ CHM (1)};$   
 $\underline{\text{channelout}} \text{ CH[N];}$   
 $\text{int IDVETT, IDDEST, VAL; int VETT[N][N*N],}$

while true




```

    { receive (CHM, (IDVETT, IDDEST, VAL));
      C = 0;
      for (i = 0; i < N; i++)
        if VETT[i][IDVETT] < VAL
          { C = C + 1 };
        send (CH[IDDEST], C)
    }
  
```

$MV_U$ :

codice

codice funz, ricordi, associazioni, informazioni



Registri generali contenenti i parametri

delle procedure (indirizzi):

$R_{CH}$ ,  $R_{VETT}$ ,  $R_{VTG}$

Altri registri utilizzati:

$R_C$ ,  $R_i$ ,  $R_{VETT}$ ,  $R_{CHM}$ ,  $R_{CHDEST}$   
 $R_N$ ,  $R_{VTG1}$ ,  $R_z$

Configurazione di U :

```

INIT : MOV RCHH, Rch ] passaggio parameteri
        MOV RVtg, RVtg ] procedura "receive"
        CALL Rreceive, Ret
        LOAD RVtg1, 0, RIDVETT ] parametri
        LOAD RVtg1, 1, RIDDEST ] di uscita
        LOAD RVtg1, 2, RVAL ] in registri
        -----
        CLEAR Rcount
        MUL RN, RIDVETT, RTemp
        ADD RVETT, RTemp, Rbase
LOOP : LOAD Rbase, Ri, RTemp
        IF >= RTemp, RVAL, CONT
        INCR Rcount
CONT : INCR Ri
        IF < Ri, RN, LOOP
        STORE RC, $, Rcount
        -----
        MUL RIDDEST, Rz, RTemp ] parameteri
        ADD RCHDEST, RTemp, Rch ] send
        MOV RC, Rang
        CALL Rsend, Ret
        GOTO INIT
    
```

La valutazione del tempo di completamento (dal testo: escluso il tempo di completamento delle procedure *send* e *receive*) non è riportata: vanno utilizzati i tempi medi di elaborazione delle varie istruzioni Risc, con  $t_c = 2\tau$ . La valutazione di  $T_{fault}$  è esattamente quella della Domanda 1.

b) Essendo le unità di I/O viste come processi esterni, il codice Lc rimane inalterato. Nell'implementazione del supporto, i descrittori di canale sono implementati in un supporto di memoria condivisa che, in ogni caso, può sempre essere realizzata nelle memorie di I/O e Memory Mapped I/O, oppure, se le unità di I/O dispongono di DMA, in memoria principale.

La differenza nell'implementazione della primitiva *send* è nella fase di sveglia: poiché i processi esterni effettuano attesa attiva, invece che operare sulle liste pronti la sveglia deve essere segnalata esplicitamente dal processore mediante una semplice istruzione di STORE nello spazio di I/O dell'unità che esegue il processo esterno destinatario.